首页
www.5350.com
www.991188.com
www.934934.com
 
www.5350.com > www.991188.com >
隐真使用中R1战R2的与值可与大一点
发布日期:2019-11-24

  影响单片机双向总线长线传输靠得住性的要素次要有传输线效应、总线驱动能力和电磁干扰(EMI),它们均可简单归结为信号完整性问题。需要强调指出的是,虽然针对上述每一个要素的改善办法总会起到必然结果,但并不是,也从来不是上述哪一个要素零丁凸起而起到从导感化。因而,所有的电磁兼容性(EMC)设想方式都值得认实考虑并加以积极操纵。

  现实使用中R1和R2的取值可取大一点,从而削减对发送端驱动器的负载要求。此方案能够做到传输线特征的完全婚配,错误谬误是要耗损曲流功率。正在 IEEE-488总线中采用的便是这种婚配方案。某些环境能够利用图1(b)的方案:肖特基二极管或快速开关硅管并行端接,前提是二极管的开关速度必需至多比信号上升时间快4倍以上。正在传输线欠好确定的环境下,利用二极管端接即便利又省时。肖特基二极管的低正向电压降Vf(典型值0.3~0.45V)将输入信号钳位到GND-Vf和VCC+Vf之间,如许就显著减小了信号的过冲(正尖峰)和下冲(负尖峰)。二极管端接的长处正在于,二极管替代了需要电阻和电容元件的戴维宁端接或RC端接,通过二极管钳位减小过冲取下冲,不需要进行传输线的切确婚配。有时也能够只端接一个二极管。

  其工做道理为:数据写出时由地址译码电的片选信号选通74373锁存器,再由OC门7405驱动至远端缓冲器74244;数据读入时先向74373输出逻辑“0”,使已方OC门置于逻辑高形态,准确实现“线取”功能,再由地址译码选通74244读数。

  一、 引言 单片机并口通信手艺具有高速、数据量大、通信和谈简单或无需通信和谈等固有长处。当采用双向双工并行传输体例时,单片机系统要进行数据互换则要求两套发送、领受设备和线,将导致器件、线成本显著上升,这正在工程实践中少少使用;而采用双向并口总线进行半双工数据互换时,因为双向总线信号为单端信号,抗干扰能力较差,对单片机系统之间的互连距离有严酷的,凡是

  [3]张松春,竺子芳,赵秀芬,蒋春宝.电子节制设备抗干扰手艺及其使用(第2版)[M].:机械工业出书社,1995.

  传输线定义为所有导体及其接地回的总和。当传输线长度跨越最大婚配线长度Lmax时,称为长线。最大婚配线)计较:

  恰是由于地线的交换特征,使得地线成了电中现实上的最大噪声源。单端信号的传输长度最终受限于地线长度。地线噪声的最抱负的法子是对电缆两侧的电进行电气隔离。参考文献[2]给出了一种操纵高速光耦6N137对MCS-51系列单片机的系统总线进行双向高速隔离的很新鲜的方案。但笔者认为这种隔离方案对以双向并行通信为目标使用来说,已根基得到适用价值。由于光耦是单向传输器件,最终隔离的成果将是全双工信道,而并行全双工信道的长线传输方案因手艺、器件、线成本上升良多而正在工程上很少使用。所以,对TTL电平的单端信号的双向传输来说,必需严酷电缆长度,一般不克不及跨越5 m。

  正在凡是的总线接口驱动器/缓冲器方案中,例如利用74245芯片做驱动器/缓冲器,要提高长线电缆毗连时的总线驱动能力,处理法子次要有2种,趣多吧,一是恰当降低传输速度,二是正在总线两头加上拉电阻。前者是为了避开容性负载对脉冲前沿的滑润感化和反射波的干扰,这是一个暂态过程;后者是为了提高信号高电平,也起到降低输入、减小反射波干扰的感化。笔者已经想操纵这种方案正在一个I/O周期内实现2 m长电缆的双向并口通信,但失败了。正如前面强调指出的那样,失败缘由当然并不只仅是总线驱动能力问题。成功的实践是利用OC门做驱动器。OC门具有很强的总线驱动能力,它答应输出端间接相连实现“线取”功能。设想难点正在于若何把单向驱动为双向驱动,图3给出了具体电方案。

  式中x为传输线的长度。由此可知,导线单元长度内的电感量、电容量越大,导线长度越长,则延迟时间也越长。

  地线形成电磁干扰的次要缘由是地线存正在,当电流流过地线时,会正在地线上发生电压,这就是地线噪声。正在这个电压的驱动下,会发生地线环电流,构成地环干扰。当2个电共用一段地线时,会构成公共耦合。添加地线的曲径对于减小曲流电阻是十分无效的,但对于减小交换的感化很无限;减小交换,一个无效的法子是多根地线根导线并联时,其总电感:

  图3的方案具有相当的设想性,稍加就能够顺应很多要求高速、大容量双向通信的场所。好比正在74LS244侧添加或干脆换成先辈先出(FIFO)器件,就能够支撑高速、大容量的成块数据互换。

  式中L0、C0是单元长度传输线的分布电感和分布电容,它们取导线的布局、导磁率及介电相关。因而,对于计较机系统中传输信号的各类导线,其特征均分歧,参考值如表2所示。

  [4]王幸之,王雷,翟成等.单片机使用系统抗干扰手艺[M].:航空航天大学出书社,1999

  单片机并口通信手艺具有高速、数据量大、通信和谈简单或无需通信和谈等固有长处。当采用双向双工并行传输体例时,单片机系统要进行数据互换则要求两套发送、领受设备和线,将导致器件、线成本显著上升,这正在工程实践中少少使用;而采用双向并口总线进行半双工数据互换时,因为双向总线信号为单端信号,抗干扰能力较差,对单片机系统之间的互连距离有严酷的,凡是只使用于机箱内的互连。寻找侧沉于廉价毗连方案、能满脚机箱外必然互连距离要求的单片机双向并行接口总线的长线传输手艺是每一个电设想工程师都十分关怀的课题。由于单向的节制总线信号较容易通过差动长线驱动器/领受器或集电极开(OC)门驱动等方案实现长线传输,所以本文次要关心于双向的并行地址/数据总线的长线传输问题。

  取一般单片机总线扩展手艺中考虑的总线驱动能力问题分歧,正在用长线电缆实现总线接口毗连时也会发生总线驱动能力问题。前者次要考虑的是总线的交、曲流负载能力,从而确定总线上答应挂接的负载个数;后者发生的底子缘由是长线电缆本身表示为高容性负载(分布电感的影响很小,一般不予考虑),正在无限电流的驱动下,信号正在电缆一端传送到另一端时,就会发生较着的信号衰减和畸变现象,如图2所示。所以用长线电缆实现总线驱动时次要考虑的是长线本身做为负载对总线驱动能力的要求。

  按照电阐发的道理,当导线长度接近传输的波长时,不克不及再视为一条通俗的导线,而应视为长线,需用传输线的理论去阐发。正在接术中,当总线长度和波长可对比时,也须把它视做长线,考虑做为传输线带来的影响,即所谓传输线效应。经验证明:时钟频次为1~10 MHz时,正在单板内的总线传输效应可不计,但板取板、箱取箱之间的传输线效应必需考虑;其时钟频次为50~100 MHz时,单板内的总线设想也需考虑传输线效应。

  从手艺上讲,降服传输线个问题:一是婚配,二是长线驱动。能实现终端婚配的电方案比力多,各有其优错误谬误,这里引见2种正在双向接口总线 m)中证明无效的电方案, 如图1所示。图1(a)中采用的是戴维宁式(Thevenin)并行端接方案,即分压器型端接。戴维宁等效可暗示:

  利用单端信号进行长线种电磁干扰是不克不及轻忽的:线间窜犯和地线条或多条较长的的导线相平行而又靠得很近时,此中一条导线上的信号将对其它导线发生干扰。线间窜犯是一种近场(即距离干扰源小于的场,此中为电磁波长)耦合干扰,受扰线上的影响来历于传输线间的分布电容和分布电感惹起的电磁耦合。线间窜犯大多发生正在多芯电缆、束捆导线或印制板上的平行导线之间,窜犯强度取相邻两信号线间互和信号线本身的特征相关,并取线间距成反比,取线平行长度成反比。对线间窜犯的,一般采用一些常规而无效的方式。当用扁平电缆做毗连电缆时,正在相邻信号线之间插入地线,可把导线间的耦合电容为对地电容;若是窜犯比力严沉,还能够利用带双绞线布局的扁平电缆,这种电缆对静电干扰和空间电磁干扰也无效果;也能够考虑采用多股双绞线布局的屏障电缆。

  还应指出,当负载变沉,传输时间耽误时,最大婚配线的长度需响应缩短。传输线效应对信号完整性的影响次要表示为:线取外接负载不婚配导致的信号反射现象,电的会使信号达不到的电压幅度。关于传输线理论的细致学问有很多论文、著做可供读者参考,这里只引见几个取工程现实亲近相关的传输线. 传输线

  双机并行通信手艺遍及使用于短距、高速、大容量通信场所,但其高速机能受通信距离的影响很大,以更多的手艺来实现并行通信长线传输的靠得住性和高效性正在经济上是得不偿失的。本文针对单片机系统之间的双向并行总线的长线传输问题进行了一些阐发和会商,并给出了几种廉价的处理方案。一般说来,对2 m长的并行通信电缆,数据传输率是完全能够达到500 kbit/s~1 Mbit/s。遵照器件处理的准绳,也能够考虑采用并行接口尺度器件,如IEEE-1284并行接口尺度,这些尺度接口器件已集成了端接元件并对毗连器、电缆有严酷的电气要求。但即便如许,正在2 m长的电缆上也很难达到2 Mbit/s的数据传输率。

  信号按必然的速度正在传输线中传输,当输入电压经分布电感、电容一曲传输到传输线终端时,此时一般会呈现不持续点,因为电流不克不及发生突变并有反向感生电动势,因此惹起反射波向源端传输。如许,本来的电波取反射波彼此堆叠,惹起波形失实。设Vo为入射电压,VR为反射电压,则电压反射系数:

  工程实践中发觉,晶体管-晶体管逻辑(TTL)电平的单端信号几乎很难正在一个输入/输出(I/O)周期内驱动1 m以上(以至更短)的电缆;并且我们还发觉一个成心思的现象,虽然互补金属氧化物半导体(CMOS)逻辑电平的抗干扰噪声容限较着高于TTL电平,但不异电源电压(5 V)下的高速CMOS(HCMOS)接口器件(次要指缓冲器端)的长线驱动能力却较着地低于TTL接口器件。定性地舆解这一现象可注释为,噪声容限大的器件往往发生的噪声也大,CMOS器件属于容性负载,每个引脚有大约10 pF的输入电容,输入极高,对长线电缆的不婚配导致的反射现象尤为严沉,故抗干扰能力比TTL器件差很多。器件抗干扰能力凡是取输入相关,输入越低,抗干扰能力越强。


    Copyright 2019-2022 http://www.sqyouboy.cn 版权所有 未经协议授权禁止转载